碳纳米管晶体管的漏压缩放
介观与纳米尺度物理
2009-11-10 v1 材料科学
摘要
虽然减小碳纳米管场效应晶体管（CNFETs）的氧化物厚度可改善开机行为，但我们证明这也需要缩小漏压范围。这种缩放是为避免因源漏接触处势垒调制导致的漏电流指数增大所必需的。我们以 2 nm 和 5 nm 氧化物厚度的垂直掺合 CNFETs 为例，并给出漏压的显式缩放规则。在漏压限制以上，漏电流变大且电子和空穴贡献相等。这使得最近报告的针对恰当偏置的 CNFETs 发光可能得以实现。
引用
@article{arxiv.cond-mat/0305570,
title = {Drain Voltage Scaling in Carbon Nanotube Transistors},
author = {M. Radosavljevic and S. Heinze and J. Tersoff and Ph. Avouris},
journal= {arXiv preprint arXiv:cond-mat/0305570},
year = {2009}
}
备注
4 pages, 4 EPS figure, to appear in Appl. Phys. Lett. (issue of 15 Sept 2003)