基于Gate-Drain泄漏与栅极-漏极介质屏障降低的栅-环场效应晶体管分析
其他凝聚态物理
2026-03-24 v1
摘要
栅环场效应晶体管（GAAFETs）已进入高产量生产，成为 fin 场效应晶体管技术的后继者，正在推动先进半导体节点中的规模化和性能提升。然而，GAAFETs的漏电流在负栅电压下显著偏离热电子依赖，表现出额外的泄漏现象，并且在高施加偏压下进一步增强。理解该泄漏的起源对于确定GAAFETs的规模限制以及指导旨在抑制关断态电流的器件和材料优化至关重要。此外，最近的实验测量揭示了在负栅电压 regime 下辐射引起的缺陷影响显著增加，而在正栅电压下影响则基本可以忽略不计。通过预测性第一性原理仿真，我们展示，负栅电压下观察到的漏电流源自栅极-漏极隧穿，该隧穿由于栅极-漏极之间的介质屏障降低而显著增强。
引用
@article{arxiv.2603.21015,
title = {Gate-Drain Leakage Enhanced by Drain-Induced Dielectric Barrier Lowering in Gate-All-Around Field Effect Transistors},
author = {Juan P. Mendez and Coleman Cariker and Michael Titze and Alex A. Belianinov and Denis Mamaluy},
journal= {arXiv preprint arXiv:2603.21015},
year = {2026}
}