栅极泄漏考量对隧穿场效应晶体管设计的影响
介观与纳米尺度物理
2014-06-06 v1
摘要
本文展示了在 0.5 V 的低工作电压下，穿过薄栅介质（SiO2 和高-栅介质）的栅极泄漏对隧穿场效应晶体管 (TFET) 亚阈值特性的影响。利用校准的二维模拟表明，即使在如此低的工作电压下，栅极泄漏也会显著恶化 TFET 的多个亚阈值参数，如关态电流、最小亚阈值摆幅和平均亚阈值摆幅。虽然漏极偏移和短栅是减少栅极泄漏的有效方法，但我们表明，如果不考虑栅极隧穿泄漏，即使对于这两种方法，整体 TFET 关态电流也会被显著低估。我们的结果证明了在 TFET 设计中需要像传统纳米尺度 MOSFET 一样仔细考虑栅极泄漏。
引用
@article{arxiv.1406.1319,
title = {Impact of gate leakage considerations in tunnel field effect transistor design},
author = {Poornendu Chaturvedi and M. Jagadesh Kumar},
journal= {arXiv preprint arXiv:1406.1319},
year = {2014}
}