在 Lg < 8 nm 条件下设计纳米线 n-MOSFET
介观与纳米尺度物理
2015-06-15 v1
摘要
随着金属氧化物半导体场效应晶体管 (MOSFET) 的沟道长度 (Lg) 缩小至 Lg < 8 nm，源漏隧穿开始成为限制性能的主要因素。在此情形下，可采用较大的输运有效质量来抑制源漏 (S-D) 隧穿。以 InAs 和 Si 为例，展示了如何利用应变工程和晶体取向工程来调控出不同的较大输运有效质量。针对 Lg < 8 nm 的纳米线 MOSFET，在弹道输运和非相干散射机制下进行了全波段扩展器件原子级量子输运模拟。结论表明，较大的输运有效质量确实有利于提高超缩放纳米线 MOSFET 的导通电流。
引用
@article{arxiv.1303.5458,
title = {Engineering Nanowire n-MOSFETs at Lg < 8 nm},
author = {Saumitra Mehrotra and SungGeun Kim and Tillmann Kubis and Michael Povolotskyi and Mark Lundstrom and Gerhard Klimeck},
journal= {arXiv preprint arXiv:1303.5458},
year = {2015}
}
备注
6 pages, 7 figures, journal