掺杂碳纳米管作为源/漏极的碳纳米管晶体管性能优势预测
介观与纳米尺度物理
2007-05-23 v1
摘要
大多数碳纳米管场效应晶体管（CNTFETs）直接将金属源漏接触附着于本征纳米管通道上。当栅极氧化层厚度减小时，此类晶体管显示出强双向导电性，即使电子（或空穴）的仪形势垒为零。由此导致的漏电流随漏压指数增长，限制了此类器件的潜在应用。本文采用数值仿真显示，若能通过使用重掺杂CNT段作为源漏实现基于碳纳米管的金属-氧化物-半导体（MOS）FETs，则双向导电将被抑制，漏电流将降低，源漏隧穿所施加的尺度限制将被延长。通过消除源极与通道之间的仪形势垒，晶体管将能够提供更大的导通电流。此类器件的漏电流将由CNT的完整带隙（而非SB CNTFETs中仪形势垒的一半）以及带间隙隧穿控制，这些因素取决于纳米管的直径和电源电压。
关键词
引用
@article{arxiv.cond-mat/0309039,
title = {Predicted Performance Advantages of Carbon Nanotube Transistors with Doped Nanotubes as Source/Drain},
author = {Jing Guo and Ali Javey and Hongjie Dai and Supriyo Datta and Mark Lundstrom},
journal= {arXiv preprint arXiv:cond-mat/0309039},
year = {2007}
}
备注
5 figures