用于性能提升的扩展p+阶梯栅极(ESG)LDMOS
介观与纳米尺度物理
2015-05-19 v1
摘要
在本文中，我们提出了一种新型的扩展p+阶梯栅极(ESG)薄膜SOI LDMOS，其在源极下方具有扩展的p+区域，并在LDMOS的漂移区具有阶梯栅极结构。由碰撞电离产生的空穴电流现在从n+p+结而非n+p结收集，从而延迟了寄生BJT作用。阶梯栅极结构增强了漂移区中的RESURF效应，并最小化了栅漏电容。基于二维仿真结果，我们表明，与具有场板的传统LDMOS相比，ESG LDMOS在击穿电压上提高了约63%，导通电阻降低了38%，峰值跨导提高了11%，开关速度提高了18%，栅漏电荷密度降低了63%。
引用
@article{arxiv.1008.2835,
title = {Extended-p+ Stepped Gate (ESG) LDMOS for Improved Performance},
author = {M. Jagadesh Kumar and Radhakrishnan Sithanandam},
journal= {arXiv preprint arXiv:1008.2835},
year = {2015}
}
备注
Journal Paper