面向低压 CMOS 电路的高性能 GNR 电源门控
硬件体系结构
2019-01-03 v1
摘要
提出了一种采用 16nm 工艺、使用石墨烯纳米带场效应晶体管（GNRFET）的稳健电源门控设计。该电源门控（PG）结构由作为电源开关的 GNRFET 和 MOS 电源门控模块组成。所提出的结构从增加传播延迟和唤醒时间在低压区域的视角，解决了传统 PG 设计的主要缺点。采用 GNRFET/MOSFET 结合（GMC）构建多种 PG 结构，GMCPG-SS 与 GMCPG-NS。此外还利用其构建两种多模式 PG 结构。采用 16nm 工艺的 CMOS 电源门控逻辑模块 ISCAS85 基准电路来分析所提出的 GNR 电源开关相对于传统 MOS 电源开关的性能。漏电流功耗、唤醒时间和功耗延迟积用作评估的电路性能参数。
引用
@article{arxiv.1901.00092,
title = {High Performance GNR Power Gating for Low-Voltage CMOS Circuits},
author = {Hader E. El-hmaily and Rabab Ezz-Eldin and A. I. A. Galal and Hesham F. A. Hamed},
journal= {arXiv preprint arXiv:1901.00092},
year = {2019}
}
备注
9 pages, 13 Figures and 5 Tables