基于簇的可调睡眠晶体管单元电源门控技术在 4x4 乘法器电路中的实现
其他计算机科学
2013-10-15 v1
摘要
本文介绍了一种模块化、可编程且高性能的电源门控（Power Gating）策略，称为基于簇的可调睡眠晶体管单元电源门控，并对其进行了一些改进。此外，本文还详细比较了该策略与其他传统电源门控方案（如基于簇的睡眠晶体管设计 (CBSTD)、分布式睡眠晶体管网络 (DSTN) 等）的性能。考虑到功耗、性能和面积开销的约束，在实际实现任何电源门控方案时，处理各种设计问题变得至关重要，例如睡眠晶体管 (STs) 的适当尺寸调整、控制 STs 上的电压降（IR drop），以及显然要在降低延迟退化的同时保持所需的性能。基于这一理念，我们试图找到一种高效的电源门控策略，通过减少待机模式漏电流来降低任何 CMOS 电路的整体功耗。考虑到不同的性能参数，对于一个示例电路（即传统的 4x4 乘法器设计），我们发现改进后的可调睡眠晶体管单元电源门控给出了非常有希望的结果。所报告的采用可调睡眠晶体管单元电源门控的 4x4 乘法器架构是使用 45 nm 工艺设计的，在标称位配置字（即 1000）下运行时，其平均功耗为 1.3638x10-5 瓦特。
引用
@article{arxiv.1310.3203,
title = {Implementation of the Cluster Based Tunable Sleep Transistor Cell Power Gating Technique for a 4x4 Multiplier Circuit},
author = {Dipankar Saha and Subhramita Basak and Sagar Mukherjee and Sayan Chatterjee and C. K. Sarkar},
journal= {arXiv preprint arXiv:1310.3203},
year = {2013}
}
备注
another version of this work can be downloaded from "International Journal of Computer Applications"