面向standby泄漏功率降低的面积高效选择性多阈值CMOS设计方法
硬件体系结构
2011-11-09 v1
摘要
本文提出一种改进的选择性多阈值（Selective-MT）电路设计流程。该选择性MT电路经过改进，使得多个MT单元可以共享一个开关晶体管。我们提出了从RTL（寄存器传递层）到最终布局的设计方法，并对开关晶体管结构进行优化。
引用
@article{arxiv.0710.4762,
title = {Area-Efficient Selective Multi-Threshold CMOS Design Methodology for Standby Leakage Power Reduction},
author = {Takeshi Kitahara and Naoyuki Kawabe and Fimihiro Minami and Katsuhiro Seta and Toshiyuki Furusawa},
journal= {arXiv preprint arXiv:0710.4762},
year = {2011}
}
备注
Submitted on behalf of EDAA (http://www.edaa.com/)