具有选择性偏置的三端垂直集成忆阻器构型

忆阻器作为电路中的电子元件使用时，可为实现新型可重构电子器件提供契机。尽管其已用于大型阵列，但对器件集合的研究相对有限。本文提出一种具有共享中间电极的垂直堆叠忆阻器构型。我们研究了串联组合器件所呈现的复合电阻态，并通过单独控制每个器件或改变整体构型来调控它们，后者依赖于对中间浮置电极的选择性使用。共享的中间电极使得能够罕见地观测组合系统，而这在通常的垂直堆叠器件中无法实现。在研究过程中发现，单个器件的独立开关会将其影响传递至完整器件（尽管是非线性的），从而扩大电阻态范围，进而产生更多可区分的状态（高于信噪比方差极限），因此增强了器件记忆能力。此外，通过对外部电极施加开关激励，可同时切换两个器件，使整个构型成为具有独立忆阻器元件的分压器。通过使用此类构型并利用分压特性，可保护脆弱器件免受浪涌损害，同时发现堆叠器件的同步复位是可行的，显著缩短了大型阵列中所需的复位时间。