二维异相器件中由界面态引起的肖特基势垒降低
介观与纳米尺度物理
2020-12-09 v4 材料科学
摘要
金属-半导体结的肖特基势垒是影响晶体管中电荷输运的关键量之一。肖特基势垒高度取决于若干因素，如功函数差、界面局域原子构型以及杂质掺杂。我们表明，二维金属-半导体结处界面态的存在也能导致由电流温度依赖关系确定的有效肖特基势垒发生大幅重正化。我们利用第一性原理量子输运计算研究了 n 型和 p 型掺杂单层 MoTe 1T'-1H 结中的电荷输运。肖特基势垒既从投影态密度和透射谱中提取，也通过模拟 IT 特性并应用热电子发射模型得到。我们发现界面态源自金属性 1T' 相而非半导体性 1H 相，这与费米能级钉扎现象相反。此外，我们发现这些界面态介导了巨大的隧穿电流，主导了电荷输运，并可将有效势垒降低至仅 55 meV 的值。
引用
@article{arxiv.1911.09521,
title = {Schottky barrier lowering due to interface states in 2D heterophase devices},
author = {Line Jelver and Daniele Stradi and Kurt Stokbro and Karsten Wedel Jacobsen},
journal= {arXiv preprint arXiv:1911.09521},
year = {2020}
}
备注
6 figures