基于能带展宽描述的 FD-SOI MOSFET 低温亚阈值摆幅饱和

在将漏极电流 $I_{D}$ 作为外加栅压 $V_{GS}$ 函数的 MOSFET 标准描述中，亚阈值摆幅 $SS(T)\equiv dV_{GS}/d\log I_{D}$ 具有随温度 $T$ 变化的基本下限，由 $SS(T) = \ln10~k_BT/e$ 给出。然而，近期对不同先进 CMOS 技术的低温研究报道的 $SS$（4K 或更低）值至少高出一个数级。在此，我们展示并分析了 28nm 全耗尽绝缘体上硅(FD-SOI)器件中 n 型和 p 型 MOSFET 在不同栅氧化层厚度与栅长下直至 4K 的 $SS(T)$ 饱和现象。迄今，温度降低时靠近能带边缘的界面陷阱密度增加被提出用以理解该饱和。本文通过考虑导带（价带）边缘由无序诱导的态密度尾态，并应用费米-狄拉克统计计算 MOS 沟道输运，给出了该现象的一种全新解释。这导致在 $T_0=35$K 时亚阈值 $I_{D}\sim e^{eV_{GS}/k_BT_0}$，且饱和值 $SS(T<T_0) = \ln 10~k_BT_0/e$。所提模型利用指数尾态宽度 $k_BT_0 \simeq 3$meV 充分描述了从 300K 到 4K 的 $SS(T)$ 实验数据，并能在整个亚阈值区内准确描述 $SS(I_{D})$。我们的分析可直接确定与技术相关的能带尾延伸，这构成了未来低温电路紧凑建模与设计的关键要素。