晶体管漏电流与 IR 压降对 1T1R 存储阵列的缩放效应

1T1R（1 晶体管-1 电阻器）存储交叉阵列是存内计算矩阵向量乘法加速器以及嵌入式或存储级内存的一种极具前景的解决方案。然而，这些阵列的尺寸和缩放受到关键挑战的阻碍，例如金属线上的 IR 压降以及晶体管漏电流的累积。尽管 IR 压降问题已被广泛研究，但晶体管漏电流的影响却鲜少受到关注。在本工作中，我们研究了这两个问题，并强调了 1T1R 阵列中的晶体管漏电流具有与 IR 压降类似的影响，这会降低存储单元的读取裕度，尤其是在技术节点尺寸缩小时。这种退化可能带来可靠性隐患，特别是在 memristor 的开关比或读取裕度至关重要的情况下。我们表征了随着阵列尺寸增大和制造节点尺寸缩小，晶体管读取电阻、晶体管漏电流和 IR 压降的联合效应。基于使用 22nm FDSOI 技术规范开发的模型，我们发现 memristor 存在一个最佳电阻范围以实现良好的阵列缩放能力，其中晶体管读取电阻和 IR 压降问题设定了下电阻边界，而晶体管漏电流问题设定了上电阻边界。本工作为 1T1R 存储阵列中 memristor 器件特性的工程设计提供了有价值的缩放指南。