具有高线阻的1S1R交叉开关阻性存储器的写入与读取通道模型
系统与控制
2020-10-14 v3 系统与控制
摘要
具有1选择器1电阻器（1S1R）结构的交叉开关阻性存储器因低成本、高密度非易失性存储应用而颇具吸引力。当技术缩放至单纳米尺度时，字线/位线电阻率的上升成为器件可靠性的限制因素。本文在考虑线阻与器件变异性的情况下，通过统计关联退化的写入/读取裕度与信道参数，给出了写入/读取通信信道。针对写入与读取操作提出了二进制非对称信道（BAC）模型。基于这些模型的仿真表明，器件误码率在存储阵列中高度非均匀。这些模型为评估存储器可靠性与设计参数（如阵列规模、技术节点与宽高比）之间的权衡提供了量化工具，亦可用于设计对交叉开关存储器最为有效的编码理论解决方案。
引用
@article{arxiv.1912.02963,
title = {Write and Read Channel Models for 1S1R Crossbar Resistive Memory with High Line Resistance},
author = {Zehui Chen and Lara Dolecek},
journal= {arXiv preprint arXiv:1912.02963},
year = {2020}
}