MLC NAND闪存中的读取干扰错误
硬件体系结构
2018-05-10 v1
摘要
本文总结了我们关于多阶存储单元(MLC) NAND闪存中读取干扰错误的实验表征、缓解与恢复工作,该工作发表于DSN 2015,并考察了其意义与未来潜力。随着存储器尺寸缩小且每单元编程位数增加,NAND闪存的可靠性持续退化。导致可靠性下降的一个关键因素为读取干扰,即对某一行单元的读取会影响同一块中不同行未读闪存单元的阈值电压。本工作在公开文献中首次对最先进的2Y-nm(即20–24 nm) MLC NAND闪存芯片上的读取干扰错误进行了实验表征。我们的发现包括:(1)将阈值电压偏移幅度与读取操作次数相关联;(2)展示编程/擦除循环次数与保留时长如何影响读取干扰引起的错误率;(3)确定降低通电压水平可减小读取干扰的影响并延长闪存寿命。特别地,我们发现读取干扰错误的概率随磨损程度加剧和通电压水平升高而增加。我们利用这些发现开发了两种新技术。第一种技术通过在每块基础上动态调节通电压来缓解读取干扰错误。使用真实工作负载迹线,我们的评估显示该技术使闪存耐久度平均提升21%。第二种技术通过识别并概率性纠正易受读取干扰错误影响的单元,从先前不可纠正的闪存错误中恢复。我们的评估显示该恢复技术将原始比特错误率降低36%。
引用
@article{arxiv.1805.03283,
title = {Read Disturb Errors in MLC NAND Flash Memory},
author = {Yu Cai and Yixin Luo and Saugata Ghose and Erich F. Haratsch and Ken Mai and Onur Mutlu},
journal= {arXiv preprint arXiv:1805.03283},
year = {2018}
}