可变读干扰：DRAM 读干扰时间性变化的实验分析
摘要
现代 DRAM 芯片受读干扰错误影响。当前领先的读干扰缓解措施依赖对每个 DRAM 行（现代系统中有数百万或数十亿行）的读干扰阈值 (RDT) 的准确且穷尽的特征描述（例如，引发首次 RowHammer 或 RowPress 位翻转所需的 aggressor 行激活次数），以安全且低开销地防止读干扰位翻转。我们首次实验性地演示了 DRAM 行的 RDT 随时间显著且不可预测地变化。我们称这种新现象为可变读干扰 (VRD)。我们使用来自三个主要制造商的 160 颗 DDR4 芯片和 4 颗 HBM2 芯片进行实验，得出两个关键观察结果。首先，几乎不可能用相对较少的 RDT 测量来准确识别 DRAM 行的 RDT。最小 RDT 的 DRAM 行出现在数万次测量之后（例如，最多 94,467 次），且该行的最小 RDT 是观察到的最大 RDT 的 3.5 倍。其次，用相对较小的测量次数准确识别 DRAM 行 RDT 的概率随芯片密度增加或制程节点缩小而降低。我们的实证结果对读干扰缓解技术的安全保证具有影响：如果未准确识别 DRAM 行的 RDT，这些技术很容易变得不安全。我们讨论并评估了用于缓解读干扰位翻转的守门人 RDT 和纠错码，即使 RDT 随时间不可预测地变化。我们得出结论，结合 >10% 的最小观测 RDT 守门人和 SECDED 或 Chipkill 类似的 SSC 纠错码，可防止读干扰位翻转，但会带来较大的读干扰缓解性能开销（例如，RDT 守门人为 50% 时，性能损失高达 45%）。
引用
@article{arxiv.2502.13075,
title = {Variable Read Disturbance: An Experimental Analysis of Temporal Variation in DRAM Read Disturbance},
author = {Ataberk Olgun and F. Nisa Bostanci and Ismail Emir Yuksel and Oguzhan Canpolat and Haocong Luo and Geraldo F. Oliveira and A. Giray Yaglikci and Minesh Patel and Onur Mutlu},
journal= {arXiv preprint arXiv:2502.13075},
year = {2025}
}
备注
Extended version of our publication at the 31st IEEE International Symposium on High-Performance Computer Architecture (HPCA-31), 2025