PuDHammer：真实 DRAM 芯片中利用 DRAM 进行处理（PuD）的读扰动效应实验分析
摘要
利用 DRAM 进行处理（PuD）是一种有前景的范式，旨在利用 DRAM 巨大的内部并行性和带宽来执行超宽操作，从而缓解数据移动瓶颈。执行 PuD 操作涉及快速连续或同时激活多个 DRAM 行，即多行激活。多行激活从根本上不同于传统的内存访问模式（每次激活一个 DRAM 行）。然而，即使反复激活单个 DRAM 行（例如 RowHammer）也可能在未访问的 DRAM 行中引发比特翻转，因为现代 DRAM 存在读扰动问题。不幸的是，此前没有工作研究过多行激活对 DRAM 读扰动的影响。在本文中，我们使用来自四大 DRAM 制造商的 316 颗真实 DDR4 DRAM 芯片，对基于多行激活的 PuD（我们称之为 PuDHammer）的读扰动效应进行了首次表征研究。我们的详细表征显示：1) PuDHammer 显著加剧了读扰动脆弱性，与 RowHammer 相比，诱发首次比特翻转所需的最小锤击次数（）降低了高达 158.58 倍；2) PuDHammer 受多种操作条件和参数的影响；3) 将 RowHammer 与 PuDHammer 结合比单独使用 RowHammer 更有效地诱发读扰动错误，例如这样做平均将 降低 1.66 倍；4) PuDHammer 绕过了 DRAM 内部的 RowHammer 缓解机制（目标行刷新，Target Row Refresh），并比 RowHammer 诱发更多的比特翻转。为了在 PuDHammer 存在的情况下开发未来鲁棒的 PuD 使能系统，我们 1) 提出了三种对策，2) 适配并评估了业界标准的最先进 RowHammer 缓解方案——逐行激活计数（Per Row Activation Counting, PRAC）。我们表明适配后的 PRAC 产生了较大的性能开销（平均 48.26%）。
引用
@article{arxiv.2506.12947,
title = {PuDHammer: Experimental Analysis of Read Disturbance Effects of Processing-using-DRAM in Real DRAM Chips},
author = {Ismail Emir Yuksel and Akash Sood and Ataberk Olgun and Oğuzhan Canpolat and Haocong Luo and F. Nisa Bostancı and Mohammad Sadrosadati and A. Giray Yağlıkçı and Onur Mutlu},
journal= {arXiv preprint arXiv:2506.12947},
year = {2025}
}
备注
Extended version of our publication at the 52nd International Symposium on Computer Architecture (ISCA-52), 2025