感知空间变化的读取干扰防御：真实 DRAM 芯片的实验分析及对未来方案的启示
密码学与安全
2024-03-01 v1 硬件体系结构
摘要
现代 DRAM 芯片中的读取干扰是一种普遍现象，并被可靠地用于破坏内存隔离，而内存隔离是构建鲁棒系统的基本模块。RowHammer 和 RowPress 是 DRAM 中读取干扰的两个例子，其中反复访问（锤击）或保持激活（按压）一个内存位置会导致其他内存位置发生比特翻转。不幸的是，随着技术节点尺寸的缩小，DRAM 芯片中的读取干扰在代际间加剧。因此，现有的防御机制遭受显著的性能和能量开销、有效性有限或硬件复杂度过高的问题。在本文中，我们通过利用真实 DRAM 芯片中不同内存位置读取干扰的空间变化来解决这些缺陷。为此，我们 1) 提出了首个关于读取干扰空间变化的严格真实 DRAM 芯片表征研究，并 2) 提出了 Sv"ard，这是一种根据行级读取干扰分布动态调整现有解决方案激进程度的新机制。我们对代表 10 种芯片设计的 144 个真实 DDR4 DRAM 芯片进行的实验表征表明，不同内存位置的读取干扰脆弱性存在巨大差异：在读取干扰脆弱性最严重的内存部分，1) 比特翻转次数可高达 2 倍，2) 比特翻转发生的访问次数比脆弱性最低的内存位置少一个数量级。Sv"ard 利用这种变化降低了五种最先进读取干扰解决方案的开销，从而显著提高了系统性能。
引用
@article{arxiv.2402.18652,
title = {Spatial Variation-Aware Read Disturbance Defenses: Experimental Analysis of Real DRAM Chips and Implications on Future Solutions},
author = {Abdullah Giray Yağlıkçı and Yahya Can Tuğrul and Geraldo F. Oliveira and İsmail Emir Yüksel and Ataberk Olgun and Haocong Luo and Onur Mutlu},
journal= {arXiv preprint arXiv:2402.18652},
year = {2024}
}
备注
A shorter version of this work is to appear at the 30th IEEE International Symposium on High-Performance Computer Architecture (HPCA-30), 2024