回顾：现代 DRAM 器件中数据保持行为的实验研究——对保持时间剖析机制的启示
硬件体系结构
2023-06-29 v1
摘要
我们的 ISCA 2013 论文基于首次对来自 5 家主要厂商的大量现代商用 DRAM 芯片保持时间行为进行的综合实验表征，从根本经验上阐明了使确定 DRAM 单元最小数据保持时间极为困难的两大因素。我们研究了两种显著现象的发生普遍性、影响及技术缩放特性：1）数据模式依赖性（DPD），即 DRAM 单元的最小保持时间受其他 DRAM 单元中存储数据的影响；2）可变保持时间（VRT），即 DRAM 单元的最小保持时间随时间不可预测地变化。为此，我们搭建了灵活的基于 FPGA 的测试基础设施以测试 DRAM 芯片，其已促成大量后续 DRAM 实验研究。我们的 ISCA 2013 论文利用该基础设施的结果清晰表明，DPD 与 VRT 现象是 DRAM 基系统正确运行必须解决的重要问题，且其影响随 DRAM 缩至更小技术节点而加剧。我们的工作还提供了在 DPD 与 VRT 存在下如何准确识别数据保持时间的思路，例如利用纠错码进行在线剖析，后续工作对此进行了考察与实现。多数现代 DRAM 芯片现已集成 ECC，尤其用以应对 VRT 效应。本简短回顾对我们 ISCA 2013 论文及其影响作了简要分析。我们描述了从事该工作的缘由、发现及其启示、这些发现以及为发现它们所建基础设施在后续工作中所促成的进展，以及我们对未来的看法。
引用
@article{arxiv.2306.16037,
title = {Retrospective: An Experimental Study of Data Retention Behavior in Modern DRAM Devices: Implications for Retention Time Profiling Mechanisms},
author = {Onur Mutlu},
journal= {arXiv preprint arXiv:2306.16037},
year = {2023}
}
备注
Selected to the 50th Anniversary of ISCA (ACM/IEEE International Symposium on Computer Architecture), Commemorative Issue, 2023