理解现代 DRAM 芯片中的降压运行：表征、分析与机制
硬件体系结构
2017-05-30 v1
摘要
DRAM 的能耗是现代计算系统中的一个关键问题。制造工艺技术的进步使得 DRAM 供应商能够保守地降低 DRAM 电源电压，从而减少部分 DRAM 能耗。我们希望更积极地降低 DRAM 电源电压，以进一步降低能耗。积极的电源电压降低需要透彻理解电压缩放对 DRAM 访问延迟和 DRAM 可靠性的影响。在本文中，我们采用综合方法来理解和利用当电源电压降至低于 DRAM 标准规定的标称电压水平时现代 DRAM 的延迟和可靠性特征。使用基于 FPGA 的测试平台，我们对三大主要 DRAM 供应商近期制造的 124 个真实 DDR3L（低压）DRAM 芯片进行了实验研究。我们发现，将电源电压降至某一点以下会在数据中引入比特错误，并且我们全面表征了这些错误的行为。我们发现，通过增加三个主要 DRAM 操作（激活、恢复和预充电）的延迟可以避免这些错误。我们进行了详细的 DRAM 电路仿真，以验证和解释我们的实验结果。我们还表征了降低的电源电压与错误位置、存储数据模式、DRAM 温度以及数据保持之间的各种关系。基于我们的观察，我们提出了一种新的 DRAM 能耗降低机制，称为 Voltron。Voltron 的核心思想是使用性能模型来确定在不引入错误且不超过用户指定的性能损失阈值的前提下，可以将电源电压降低多少。对于各种工作负载，Voltron 将平均系统能耗降低了 7.3%，同时将平均系统性能损失限制在仅 1.8%。
引用
@article{arxiv.1705.10292,
title = {Understanding Reduced-Voltage Operation in Modern DRAM Chips: Characterization, Analysis, and Mechanisms},
author = {Kevin K. Chang and Abdullah Giray Yağlıkçı and Saugata Ghose and Aditya Agrawal and Niladrish Chatterjee and Abhijith Kashyap and Donghyuk Lee and Mike O'Connor and Hasan Hassan and Onur Mutlu},
journal= {arXiv preprint arXiv:1705.10292},
year = {2017}
}
备注
25 pages, 25 figures, 7 tables, Proceedings of the ACM on Measurement and Analysis of Computing Systems (POMACS)