柔性延迟 DRAM：理解并利用现代 DRAM 芯片中的延迟变化
硬件体系结构
2018-05-09 v1
摘要
本文总结了我们关于现代 DRAM 芯片中延迟变化与延迟-可靠性权衡的实验表征与分析工作的主要结果，该工作发表于 SIGMETRICS 2016，并考察了该工作的意义与未来潜力。本工作的目标是 (i) 实验表征并理解 DRAM 芯片内单元间针对这三种基本 DRAM 操作的延迟变化，以及 (ii) 开发利用我们对延迟变化的理解来可靠提升性能的新机制。为此，我们全面表征了来自三家主要供应商的 240 颗 DRAM 芯片，并就 DRAM 内的延迟变化得出六项主要新观察。值得注意的是，我们发现 (i) 三种操作中各操作在单元间均存在较大延迟变化；(ii) 变化特征表现出显著的空间局部性：较慢的单元聚集在 DRAM 芯片的某些区域；以及 (iii) 当每种操作的延迟被降低时，三种基本操作表现出不同的可靠性特征。基于我们的观察，我们提出 Flexible-LatencY DRAM (FLY-DRAM)，一种利用 DRAM 芯片内 DRAM 单元间延迟变化来提升系统性能的机制。FLY-DRAM 的关键思想是利用 DRAM 内较慢单元的空间局部性，并以降低的延迟访问较快的 DRAM 区域以执行基本操作。我们的评估表明，在模拟的 8 核系统中，对于三家不同供应商的真实 DRAM 芯片，FLY-DRAM 使广泛应用的平均性能分别提升 13.3%、17.6% 和 19.5%。
引用
@article{arxiv.1805.03154,
title = {Flexible-Latency DRAM: Understanding and Exploiting Latency Variation in Modern DRAM Chips},
author = {Kevin K. Chang and Abhijith Kashyap and Hasan Hassan and Saugata Ghose and Kevin Hsieh and Donghyuk Lee and Tianshi Li and Gennady Pekhimenko and Samira Khan and Onur Mutlu},
journal= {arXiv preprint arXiv:1805.03154},
year = {2018}
}