降压FPGA BRAM运行下多层感知机(MLP)的功耗与精度
信号处理
2020-05-12 v1 硬件体系结构
摘要
在本文中，我们利用现场可编程门阵列(FPGA)的块RAM(BRAM)中的激进供电电压欠缩放技术来提升多层感知机(MLP)的能效。此外，我们评估并改善了该加速器的弹性。通过对若干代表性FPGA架构的实验，我们观察到在最低安全电压水平即Vmin之前，MLP精度不受影响。该安全区域涉及较大的电压裕度。它还涉及一个较窄的电压区域，其中由于电路延迟增加存储器开始出现故障，但这些故障被MLP掩盖，因此其精度不受影响。然而，进一步欠压会因快速增加的高故障率导致显著的精度损失。基于对这些欠压故障的表征，我们提出了能有效改善此类加速器弹性行为的故障缓解技术。我们的评估基于四个FPGA平台。平均而言，我们实现了>90%的节能，且精度损失可忽略，最高仅0.1%。
引用
@article{arxiv.2005.04737,
title = {Power and Accuracy of Multi-Layer Perceptrons (MLPs) under Reduced-voltage FPGA BRAMs Operation},
author = {Behzad Salami and Osman Unsal and Adrian Cristal},
journal= {arXiv preprint arXiv:2005.04737},
year = {2020}
}