利用FPGA提升许可链能效

Hyperledger Fabric 等许可链已在企业应用中颇受欢迎。近期研究主要关注提升许可链性能，而未考虑其功耗/能耗。本文开展全面实证研究以理解 Hyperledger Fabric（主要瓶颈节点）中验证节点能效（吞吐/能耗）。我们从文献选取若干验证节点优化（分配CPU、软件块缓存与基于FPGA的加速器）。首先，我们提出测量两种所得计算平台（仅CPU与CPU+FPGA）功耗/能耗的方法论。随后用该方法论评估多种验证节点配置的能效，并给出诸多有用见解。通过谨慎选择软件优化与FPGA加速器配置，相较原生验证节点我们将验证节点能效提升 10$\times$（即能耗感知的验证节点配置可在消耗相同能量下多交付 10$\times$ 吞吐）。绝对意义上，这意味着使用运行于带 AMD/Xilinx Alveo U250 FPGA 卡的4核服务器的软件块缓存验证节点可实现 23,000 tx/s 吞吐与 118W 功耗。