通过选择性标签比较实现 STT-MRAM 缓存读扰动率降低：3RSeT
硬件体系结构
2025-12-01 v1 新兴技术
性能
摘要
近期的存储技术发展引入了基于磁阻应力的磁阻存储器 (STT-MRAM)，其被视为片上缓存存储器取代 SRAM 的最有前景的方案。除了低泄漏功耗、更高密度、抗辐射粒子冲击以及非易失性外，读操作期间意外的位翻转（称为读扰动错误）是 STT-MRAM 缓存中严重的可靠性挑战。STT-MRAM 缓存中读扰动错误的一个主要来源是同时访问缓存集合中所有标签以进行并行比较操作，而此前的工作尚未予以解决。本文首先演示了高频率访问标签数组会显著增加读扰动率，随后提出一种低成本方案，即称为选择性标签比较以实现 STT-MRAM 缓存读扰动率降低 (3RSeT)，通过消除大量标签读取来降低错误率。3RSeT 主动禁用在每次访问请求中使用标签低有效位的标签，这些标签几乎不可能命中。我们采用 gem5 全系统周期准确模拟器进行评估，表明 3RSeT 可将标签数组中的读扰动率降低 71.8%，从而使平均到故障时间 (MTTF) 提升 3.6 倍。此外，在不牺牲性能且仅增加不到 0.4% 面积开销的前提下，能源消耗降低 62.1%。
引用
@article{arxiv.2511.22551,
title = {3RSeT: Read Disturbance Rate Reduction in STT-MRAM Caches by Selective Tag Comparison},
author = {Elham Cheshmikhani and Hamed Farbeh and Hossein Asad},
journal= {arXiv preprint arXiv:2511.22551},
year = {2025}
}