Scifaro

中文

不同CMOS电路中TID引起的全局静态泄漏的基于物理的建模

介观与纳米尺度物理 2017-10-17 v2 空间物理

作者: Gennady I. Zebrev , Vasily V. Orlov , Maxim S. Gorbunov , Maxim G. Drosdetsky

在 arXiv 上查看 ↗ PDF ↗

摘要

提出了无栅厚STI氧化物下方器件间辐射诱导泄漏的紧凑建模，并考虑了CMOS工艺和加固参数、剂量率与退火效应以及辐照下电模式依赖性，进行了验证。结果表明，所提方法可用于描述复杂FPGA电路中的剂量依赖静态泄漏电流。

关键词

TID 静态泄漏 CMOS电路紧凑建模 STI氧化物退火效应 FPGA

引用

@article{arxiv.1704.07265,
  title  = {Physics-Based Modeling of TID Induced Global Static Leakage in Different CMOS Circuits},
  author = {Gennady I. Zebrev and Vasily V. Orlov and Maxim S. Gorbunov and Maxim G. Drosdetsky},
  journal= {arXiv preprint arXiv:1704.07265},
  year   = {2017}
}

备注

6 pages, 10 figures