面向 N-Ge 的低电阻 III-V 异质接触

我们通过实验研究了 III-V/Ge 异质结构，展示了具有宽范围 In% 的 InGaAs 与 n-Ge 的异质接触，并在 Ge 掺杂为 $3 \times 10^{19} cm^{-3}$ 时实现了 $5\times10^{-8} \Omega\cdot cm^2$ 的低接触电阻率（$\rho_C$）。这源于将电荷中性能级（CNL）重定向至导带附近，并受益于高电子传输的低有效质量。我们首次观察到，尽管 III-V（$\Gamma$ 谷）与 Ge（L 谷）的两个不同导带极小谷位置存在，异质界面仍呈现无温度依赖性，这可能源于位错在界面处产生的缺陷态的弹性陷阱辅助隧穿。在整体 $\rho_C$ 低于 $\approx 1 \times 10^{-7} \Omega \cdot cm^2$ 时，异质界面起主导作用，其可通过共掺杂在 Ge 中实现大活性掺杂浓度而进一步改善。