自上而下方法制备全包围栅 III-V MOSFET 的首次实验演示
介观与纳米尺度物理
2016-11-17 v1
摘要
首次通过自上而下方法实验演示了反型模式全包围栅（GAA）III-V MOSFET，采用高迁移率 In₀.₅₃Ga₀.₄₇As 沟道和原子层沉积（ALD）Al₂O₃/WN 栅堆叠。开发了可控的 InGaAs 纳米线释放工艺和新型 ALD 高 k/金属栅工艺，以实现 III-V GAA MOSFET 的制造。在沟道长度（Lch）低至 50nm 时，获得了良好的开态和关态性能。对 Lch 为 50nm - 110nm 和鳍宽（WFin）为 30nm - 50nm 的器件进行了详细的缩放指标研究（S.S.、DIBL、VT），展示了先进 3D 结构对短沟道效应的免疫能力。GAA 结构为 III-V MOSFET 的终极缩放提供了一条可行路径。
引用
@article{arxiv.1112.3573,
title = {First Experimental Demonstration of Gate-all-around III-V MOSFET by Top-down Approach},
author = {Jiangjiang Gu and Yiqun Liu and Yanqing Wu and Robert Colby and Roy G. Gordon and Peide D. Ye},
journal= {arXiv preprint arXiv:1112.3573},
year = {2016}
}
备注
IEEE IEDM 2011 pp. 769-772; Structures are valuable for low-dimensional physics study