SOI像素探测器屏蔽机制研究
仪器与探测器
2015-08-18 v3
摘要
为解决困扰计数型SOI像素多年的电荷注入问题，利用LAPIS工艺中的两种屏蔽机制——Nested-well和Double-SOI，开发了两款相继的芯片CPIXTEG3和CPIXTEG3b。TCAD仿真表明屏蔽效果受屏蔽层高薄层电阻的影响。在CPIXTEG3/3b中实现了专门设计用于测量与电荷注入相关的串扰的测试结构。测量结果证明，使用屏蔽层对于计数型像素是不可或缺的，且Double-SOI在屏蔽效果和设计灵活性方面优于Nested-well。
引用
@article{arxiv.1507.05394,
title = {A study on the shielding mechanisms of SOI pixel detector},
author = {Yunpeng Lu and Yi Liu and Zhigang Wu and Qun Ouyang and Yasuo Arai},
journal= {arXiv preprint arXiv:1507.05394},
year = {2015}
}
备注
Proceedings of International Workshop on SOI Pixel Detector (SOIPIX2015), Tohoku University, Sendai, Japan, 3-6, June, 2015. C15-06-03