基于深陷阱栅极原理的硅 MOS 像素：设计与材料科学挑战
仪器与探测器
2016-02-02 v2
摘要
深陷阱栅极像素器件最近被描述为 CMOS 3T 像素的一种替代方案。利用经典电子器件和工艺设计中使用的技术与输运模拟，研究了该器件的可行性。包含局域化深能级中心（深陷阱栅极或 DTG）的埋栅是该场效应像素探测器工作的关键。这可以通过深能级或量子箱来实现。该埋栅可以像上栅极一样调制漏源电流。通过具有真实物理参数的模拟评估了这一原理，结果表明，在有限的硅厚度（几微米）内，对于最小电离粒子的能量沉积，其信号幅度是足够的。我们将在此研究可用于制造该器件的潜在技术及其缺点、优势和局限性。介绍的第一种技术是杂质注入，随后进行退火。结合近期关于离子注入的工作，我们将考察与 DTG 中缺陷控制相关的问题。作为替代方案，近期关于量子点的工作开启了使用 Ge 点作为 DTG 的可能性。离子注入可以再次使用，但存在一些限制。作为离子注入的替代方案，可以使用标准技术制造外延 DTG。本研究的首要结论是，开发 DTG 像素所需的所有既定技术都可能合理成功，因为相关的瓶颈可以被克服。DTG 中的深能级浓度（高于 cm）高于积分注量低于 cm 时的辐射诱导缺陷浓度。
引用
@article{arxiv.1412.8043,
title = {Silicon MOS Pixel Based on the Deep Trapping Gate Principle: Design and Material Science Challenges},
author = {Nicolas T. Fourches and G. Regula and W. Vervisch},
journal= {arXiv preprint arXiv:1412.8043},
year = {2016}
}