基于超薄硅氧化物界面偶极层的栅介质工程，用于低泄漏oxide-半导体存储器
材料科学
2025-11-04 v1 介观与纳米尺度物理
应用物理
摘要
我们展示了一种利用介入a-Si通道与高k栅介质之间超薄、原层沉积（ALD）硅氧化物界面层（SiL）的栅介质工程方法。SiL正移位AOS晶体管的阈值电压（V），提供至少四个不同的V水平，最大提升500 mV。它在保持关键器件参数（如迁移率、漂泊电流）不显著恶化的同时实现稳定的V控制，工艺温度低于225 C，无需额外的热处理即可激活偶极层。85 C下的正偏压温度不稳定性测试表明，集成SiL的器件显著降低了负V位移，凸显了可靠性的提升。将该SiL栅堆集成到两晶体增益单元（GC）存储器中，可维持更稳定的存储节点电压（V）（将V位移降低67%），通过限制不必要的电荷损耗。SiL工程化的GC器件在室温下达到最高10,000秒的保持时间，并将相对于基准器件的待机泄漏电流降低三个数量级，显著降低了刷新能耗。
引用
@article{arxiv.2511.00786,
title = {Gate Dielectric Engineering with an Ultrathin Silicon-oxide Interfacial Dipole Layer for Low-Leakage Oxide-Semiconductor Memories},
author = {Fabia F. Athena and Jonathan Hartanto and Matthias Passlack and Jack C. Evans and Jimmy Qin and Didem Dede and Koustav Jana and Shuhan Liu and Tara Peña and Eric Pop and Greg Pitner and Iuliana P. Radu and Paul C. McIntyre and H. -S. Philip Wong},
journal= {arXiv preprint arXiv:2511.00786},
year = {2025}
}