对 $HfO_2/Si$ 界面的探究：材料科学挑战及其对MOSFET器件性能的影响
材料科学
2022-07-27 v1
摘要
自1960年代戈登·摩尔提出电子器件中晶体管密度应每两年翻一番而成本减半以来，半导体行业便将此论断奉为圭臬。过去几十年中，没有任何其他行业的增长可与之相提并论。这一切都得益于无数杰出头脑不懈钻研所取得的一系列巧妙突破，使晶体管不断缩小。其中最新的是高k介电体的使用、金属栅极的回归以及3D晶体管架构的结合。这已成为从90 nm节点向45 nm节点过渡的赋能技术，使我们能在不损失额外栅控能力的情况下进一步缩小晶体管。相较于SiO2而采用高k栅介电体的根本原因在于：进一步缩减已薄至数埃的栅氧化层，已不再是为获得额外栅控能力的可行选项。高k介电体利用电容器的基本物理与介电体的材料科学，提供了在不需逐代减薄栅氧化层的情况下增强栅控的可行方案。氧化铪是此类材料中研究最多且最受欢迎的。其高介电常数（约16-25）及与硅在工作温度下的界面稳定性，使其成为当前CMOS技术的理想候选。尽管看似简单，此类高k HfO2/Si界面的制备过程却充满工艺上的微妙与细微差别。在本学期论文中，我们期望探究这些高k HfO2/Si界面的物理与材料科学，讨论实际制备中的挑战及克服途径，以及其如何最终影响器件性能。
引用
@article{arxiv.2207.13054,
title = {An Investigation into the $HfO_2/Si$ Interface: Materials Science Challenges and their Effects on MOSFET Device Performance},
author = {Aditya Muralidharan},
journal= {arXiv preprint arXiv:2207.13054},
year = {2022}
}