界面陷阱存在下HFinFET的欠叠优化
介观与纳米尺度物理
2015-05-27 v1
摘要
在本工作中，利用三维器件模拟，对最近提出的混合晶体管HFinFET进行了广泛的栅极到源/漏欠叠优化，以表明在超短沟道n型器件中，可以适当调节欠叠长度来改善开关比和亚阈值特性，而不会显著降低导通性能。我们还表明，可以调节欠叠旋钮来减轻界面陷阱存在下的器件质量退化。使用标准基准测试技术，将所得结果与ITRS 2009性能预测以及已发表的具有可比栅极长度的最先进平面和非平面硅MOSFET数据进行比较，显示出非常有前景。
引用
@article{arxiv.1102.2572,
title = {Underlap Optimization in HFinFET in Presence of Interface Traps},
author = {Kausik Majumdar and Rajaram S. Konjady and Raj Tejas S. and Navakanta Bhat},
journal= {arXiv preprint arXiv:1102.2572},
year = {2015}
}
备注
5 pages, 8 figures; Accepted in IEEE Transactions on Nanotechnology