一种 32nm FinFET 动态锁存比较器的分析与设计
硬件体系结构
2020-03-25 v1
摘要
比较器在各个领域有着多种应用，尤其用于模数转换器中。多年来，我们已见到许多基于 CMOS 技术的单级、动态锁存型与双尾型比较器的不同设计，而它们都不得不在功耗与延迟时间之间做出权衡。同时，为缓解传统基于 CMOS 的设计中的短沟道效应，FinFET 凭借其对沟道区域极强的栅极控制特性，已成为最有前景的替代方案。本文分析了若干近期动态锁存型比较器的性能，并提出了一种新型动态锁存比较器结构；此外，所有比较器电路设计均以 32nm FinFET 技术作为通用平台。通过 LTspice 仿真与其他近期比较器对比，所提出的比较器在功耗、时延、功耗延迟积与失调电压方面均表现出优异性能。
引用
@article{arxiv.1910.00098,
title = {Analysis and Design of a 32nm FinFET Dynamic Latch Comparator},
author = {Mir Muntasir Hossain and Satyendra N. Biswas},
journal= {arXiv preprint arXiv:1910.00098},
year = {2020}
}
备注
6 pages, 13 figures