一种用于SAR-ADC的高速、低功耗、低失调强臂动态锁存比较器设计
仪器与探测器
2022-10-26 v2 系统与控制
系统与控制
摘要
Nyquist速率和过采样模数转换器（ADCs）利用比较器来完成量化并可能进行采样。因此，比较器对ADC的速度和精度有重大影响。本研究提供了一种改进的动态锁存比较器设计，可实现最低延迟、最高面积效率实现、降低功耗以及低失调。所提出的电路采用GDPK 45 nm标准CMOS工艺设计并仿真，工作于100 MHz时钟、1.2V电源电压下。设计与仿真使用CADENCE Virtuoso EDA工具完成。相较于原始设计，在不牺牲速度的前提下，功耗延迟积（PDP）轻松降低约6%，失调电压降低8 mV。
引用
@article{arxiv.2209.07259,
title = {Design of a Strong-Arm Dynamic-Latch based comparator with high speed, low power and low offset for SAR-ADC},
author = {Sounak Dutta},
journal= {arXiv preprint arXiv:2209.07259},
year = {2022}
}
备注
5 pages, 3 figures