一种用于基于 ADC 的串行链路均衡器的低功耗 20-Gb/s 离散时间模拟前端
信号处理
2019-02-04 v1
摘要
本文提出了一种用于基于模数转换器（ADC）的均衡器的离散时间模拟前端。该前端采用离散时间线性均衡器（DTLE）与超低功耗 4 位时间交织电荷舵式闪存 ADC。DTLE 具有两个功能：线性均衡以及为后续电荷舵式 ADC 提供采样与保持。该 ADC 采用全差分低功耗时钟比较器。比较器的低功耗通过将动态锁存器嵌入电荷舵式前置放大器核心来实现。该 20-Gb/s 前端采用 65-nm CMOS 工艺设计与仿真。闪存 ADC 使用 4 级交织，因此需要 4 个以 5 Gb/s 运行的 DTLE。一个 5-Gb/s DTLE 在 1.2-V 电源下功耗为 0.57 mW，ADC 在 20 GS/s 下于 1-V 电源功耗为 15.5 mW，总功耗为 17.78 mW，即 0.89 pJ/bit。对于频率 9.84 GHz、幅度 600 mVdiff 的正弦输入，该 ADC 的 SNDR 为 23.9 dB，SFDR 为 33.6 dB，有效位数（ENOB）为 3.67 位。
引用
@article{arxiv.1902.00233,
title = {A Low-Power 20-Gb/s Discrete-Time Analog Front-End for ADC-Based Serial Link Equalizers},
author = {Mostafa Ayesh and Sameh Ibrahim and Mohamed M. Aboudina},
journal= {arXiv preprint arXiv:1902.00233},
year = {2019}
}
备注
9 pages, Journal, 5 Tables, 19 Figures