0.13$\mu$m 数字 CMOS 工艺下的 6bit、1.2GSps 低功耗 Flash-ADC
硬件体系结构
2011-11-09 v1
摘要
本文介绍了一种采用标准数字 0.13 m CMOS 铜工艺实现的 6bit Flash-ADC，具有 1.2GSps 采样率、宽模拟带宽和低功耗特性。采用电容插值技术为低功耗设计带来了多种优势：无需参考电阻梯、隐含采样保持操作、插值网络中无边沿效应（与电阻插值相比），以及仅 400fF 的极低输入电容，从而实现了易于驱动的模拟转换器接口。该 ADC 在 1.2GSps 工作时有效分辨率带宽（ERBW）达到 700MHz，功耗为 160mW；在 600MSps 工作时 ERBW 为 600MHz，功耗仅为 90mW，两者均使用 1.5V 电源供电。这分别对应了 2.2 和 1.5pJ/convstep 的卓越品质因数（FoM）。模块面积为 0.12mm^2。
引用
@article{arxiv.0710.4838,
title = {A 6bit, 1.2GSps Low-Power Flash-ADC in 0.13$\mu$m Digital CMOS},
author = {Christoph Sandner and Martin Clara and Andreas Santner and Thomas Hartig and Franz Kuttner},
journal= {arXiv preprint arXiv:0710.4838},
year = {2011}
}
备注
Submitted on behalf of EDAA (http://www.edaa.com/)