从触发器到三相锁存器设计的自动转换
硬件体系结构
2019-06-26 v1
摘要
基于锁存器的设计相比基于触发器的设计具有诸多优势，但其应用有限，部分原因是大多数 RTL 规范以触发器为中心，且从 FF（触发器）到锁存器设计的自动转换具有挑战性。传统的转换算法针对采用两个不重叠时钟的主从锁存器设计。本文提出一种新颖的自动化设计流程，将触发器转换为三相锁存器设计。所得电路与主从式设计性能相同，但所需锁存器显著更少。我们的实验结果表明，与主从式转换相比，在多种 ISCAS、CEP 和 CPU 基准电路上，锁存器数量（21.3%）、面积（5.8%）和功耗（16.3%）均有潜在节省。
引用
@article{arxiv.1906.10666,
title = {Automatic Conversion from Flip-flop to 3-phase Latch-based Designs},
author = {Huimei Cheng and Yichen Gu and Peter A. Beerel},
journal= {arXiv preprint arXiv:1906.10666},
year = {2019}
}
备注
8 pages, 5 figures