使用有源压电栅势垒的晶体管开关
介观与纳米尺度物理
2015-05-05 v1
摘要
本工作探讨了在常规场效应晶体管中引入压电栅势垒所带来的影响。由于应变与压电极化的正反馈，在这种机电容中发生内部电荷放大，从而导致负电容。这种放大的第一个后果是晶体管导通电流的提升。第二个后果是，采用拉格朗日方法，我们发现通过利用高柔顺性压电势垒的负电容，有可能将晶体管的亚阈值斜率降低到室温玻尔兹曼极限 60 mV/decade 以下。然而，这可能会以转移特性中的滞回行为为代价。
引用
@article{arxiv.1505.00378,
title = {Transistor Switches using Active Piezoelectric Gate Barriers},
author = {Raj K. Jana and Arvind Ajoy and Gregory Snider and Debdeep Jena},
journal= {arXiv preprint arXiv:1505.00378},
year = {2015}
}
备注
12 pages, 11 figures, 1 table