基于平面化NbN与NbN/Nb层的超导电子器件制备工艺进展

Sergey K. Tolpygo; Justin L. Mallek; Vladimir Bolkhovsky; Ravi Rastogi; Evan B. Golden; Terence J. Weir; Leonard M. Johnson; Mark A. Gouker

doi:10.1109/TASC.2023.3246430

基于平面化NbN与NbN/Nb层的超导电子器件制备工艺进展

超导电性 2023-05-03 v1 材料科学应用物理

作者: Sergey K. Tolpygo , Justin L. Mallek , Vladimir Bolkhovsky , Ravi Rastogi , Evan B. Golden , Terence J. Weir , Leonard M. Johnson , Mark A. Gouker

在 arXiv 上查看 ↗ PDF ↗ DOI ↗

摘要

为了将超导数字与神经形态电路的密度提高10倍并达到每芯片 $10^8$ 个约瑟夫森结（JJs）的集成规模，我们在200毫米晶圆上开发了一种新工艺，采用自分流Nb/Al-AlOx/Nb JJs和动力学电感。该工艺包含一层JJs、一层电阻器以及10层完全平面化的超导层：8层Nb层和2层高动力学电感材料Mo $_2$ N与NbN，其方块电感分别为8 pH/sq和3 pH/sq。NbN薄膜通过两种方法沉积：在Ar+N $_2$ 混合气体中反应溅射Nb靶，得到 $T_c$ =15.5 K；使用三(二乙基酰胺)(叔丁基亚胺)铌(V)金属有机前驱体通过等离子体增强化学气相沉积（PECVD）得到 $T_c$ 在9 K至13 K范围内。我们研究了NbN的PECVD以实现保形沉积并填充高深宽比的窄沟槽和通孔，而在低于 $200 ^oC$ （为防止Nb/Al-AlOx/Nb结退化所需温度）下使用溅射和其他物理气相沉积（PVD）方法无法做到这一点。工艺层叠中使用200 nm厚的Nb层作为地平面，以维持高水平的层间屏蔽和低层内互耦，用于波阻抗与JJs阻抗（通常<=50 $\Omega$ ）匹配的被动传输线，以及低值电感。NbN和NbN/Nb双层用于单元电感。通过对NbN/Nb双层及两层分别图形化形成电感，我们最大限度地减少了与层间通孔和JJ连接相关的寄生动力学电感，并提高了通孔的临界电流。文中给出了NbN薄膜、导线和通孔的制备细节与电学表征结果，并与Nb特性进行了比较。

关键词

超导电子学制备工艺 NbN NbN/Nb双层平面化约瑟夫森结动力学电感 PECVD

引用

@article{arxiv.2302.06830,
  title  = {Progress toward superconductor electronics fabrication process with planarized NbN and NbN/Nb layers},
  author = {Sergey K. Tolpygo and Justin L. Mallek and Vladimir Bolkhovsky and Ravi Rastogi and Evan B. Golden and Terence J. Weir and Leonard M. Johnson and Mark A. Gouker},
  journal= {arXiv preprint arXiv:2302.06830},
  year   = {2023}
}

备注

12 pages, 16 figures, 4 tables, 49 references. Submitted to IEEE TAS on Nov. 10, 2022

基于平面化NbN与NbN/Nb层的超导电子器件制备工艺进展

摘要

关键词

引用

备注

相关论文