具有两层SIS Josephson结的平面化制备工艺及SIS与SFS π结的集成
超导电性
2019-04-18 v1
摘要
我们提出了用于超导电子学的新制备工艺（PSE2），该工艺在200毫米晶圆上以完全平面化多层工艺集成了两层Josephson结。这两层结可以是例如具有相同或不相同Josephson临界电流密度J_c的传统超导-绝缘体-超导（SIS）Nb/Al/AlO_x/Nb结。该工艺还允许在第一结层上集成高J_c超导-铁磁体-超导（SFS）或SFS'S结与第二结层上的Nb/Al/AlO_x/Nb三层结，或反之。在当前节点中，SFS三层结构Nb/Ni/Nb置于标准SIS三层结构下方，并由一层铌布线层隔开。集成SFS与SIS结层的主要目的在于为超导数字电路与随机存取存储器中的逻辑单元提供紧凑的π相移器，从而提升超导电子学的集成规模与功能密度。当前两层结工艺节点具有六层平面化铌层、两层电阻以及350纳米最小特征尺寸。SIS结的目标Josephson临界电流密度为100 μA/μm^2与200 μA/μm^2。我们给出了新工艺的显著特征、制备细节，以及针对集成于同一工艺中的两层Josephson结（包括传统结与π结）的表征结果。
引用
@article{arxiv.1902.02830,
title = {Planarized Fabrication Process With Two Layers of SIS Josephson Junctions and Integration of SIS and SFS {\pi}-Junctions},
author = {Sergey K. Tolpygo and Vladimir Bolkhovsky and Ravi Rastogi and Scott Zarr and Alexandra L. Day and Evan Golden and Terence J. Weir and Alex Wynn and Leonard M. Johnson},
journal= {arXiv preprint arXiv:1902.02830},
year = {2019}
}
备注
8 pages, 7 figures, 1 table, 30 references. Presented at Applied Superconductivity Conference, ASC 2018, Oct. 28 - Nov. 2, 2018, Seattle, WA, USA. Paper 4EOr3B-02