面向 VLSI 电路的全平面化深亚微米 Nb/Al-AlOx/Nb 约瑟夫森结的制备工艺与特性
超导电性
2016-02-12 v2
摘要
已在典型的 CMOS 代工厂 200 毫米晶圆设备组上开发出尺寸低至 200 nm 的 Nb/Al-AlOx/Nb 约瑟夫森结 (JJs) 制备工艺。该工艺是麻省理工学院林肯实验室开发的超导集成电路全平面化制备工艺路线图几个节点的核心，这些工艺包含 4、8 和 10 层铌。该工艺利用 248 nm 光刻、阳极氧化、高密度等离子体刻蚀以及化学机械抛光 (CMP) 来实现 SiO 层间介电质的平面化。已在 200 毫米晶圆上测量了 JJ 的电学特性及统计分布，如临界电流 、正常态电导 的片内和晶圆级离散度，以及批次间重复性；测量覆盖了从 200 nm 到 1500 nm 的宽范围 JJ 直径，以及从 10 kA/ 到 50 kA/ 的临界电流密度 （在此范围内 JJ 变为自分流）。讨论了 JJ 的衍射极限光刻问题，并推导出了 JJ 掩模尺寸、晶圆上的 JJ 尺寸与相干及部分相干照明下的最小可打印尺寸之间的关系。研究发现，获得的 和 离散度主要由 JJ 面积的变化引起，这与考虑了接近衍射极限最小可打印尺寸时掩模误差增强的模型相符。对于尺寸从 1500 nm 降至 500 nm 的 JJ，其 和 离散度为 0.8% 至 3%；对于 200 nm 的 JJ，离散度增加至约 8%。文中还讨论了电路密度超过 JJ/ 的前景以及用于 JJ 定义的 193 nm 光刻技术。
引用
@article{arxiv.1408.5829,
title = {Fabrication Process and Properties of Fully-Planarized Deep-Submicron Nb/Al-AlOx/Nb Josephson Junctions for VLSI Circuits},
author = {Sergey K. Tolpygo and Vladimir Bolkhovsky and Terence J. Weir and Leonard M. Johnson and Mark A. Gouker and William D. Oliver},
journal= {arXiv preprint arXiv:1408.5829},
year = {2016}
}
备注
13 pages, 16 figures, 62 references. Presented at Applied Superconductivity Conference, ASC 2014, Charlotte, NC, USA, August 10-15, 2014