面向超导集成数字电路的15kA/cm$^2$制备工艺开发
应用物理
2023-08-21 v2 超导电性
摘要
本文报道了一种用于超导集成数字电路的新制备工艺。我们在已验证的“SIMIT Nb03”工艺与化学机械平坦化（CMP）技术基础上，开发了基于Nb的Josephson结的超导集成电路“SIMIT Nb04”制备技术。“SIMIT Nb04”工艺包含7层Nb超导层与1层Mo电阻层，共19个掩模层级。器件结构由有源层（底部含结）、中部两层无源传输线（PTL）层及顶部直流电源层组成。电路制备始于目标方块电阻Rsh为3 的Mo电阻制作，随后沉积目标临界电流密度Jc为15 kA/cm的Nb/Al-AlO/Nb三层Josephson结。为提高Al-AlO势垒层刻蚀的可重复性，采用了额外的势垒保护层。为实现高质量平坦化，我们创建了结合虚拟填充的平坦化流程。为评估工艺可靠性与可控性，设计并监控了一组用于监测制备与设计参数的工艺控制监测器（PCMs）。若干小规模电路（如我们的标准库单元）的成功制造与测试，进一步证明了该超导集成电路制备工艺的可行性。
引用
@article{arxiv.2304.01588,
title = {Development of 15kA/cm$^2$ Fabrication Process for Superconducting Integrated Digital Circuits},
author = {Liliang Ying and Xue Zhang and Guixiang He and Weifeng Shi and Hui Xie and Linxian Ma and Hui Zhang and Jie Ren and Wei Peng and Zhen Wang},
journal= {arXiv preprint arXiv:2304.01588},
year = {2023}
}