将基于 NbTiN 的交流供电约瑟夫森数字电路缩放至 400M 器件/cm$^2$

我们描述了一种具有 16 层超导 NbTiN、自分流非晶硅势垒约瑟夫森结（JJs）以及低损耗高-$\kappa$ 可调 HZO 电容的数字逻辑制造叠层。该叠层可实现 400 MJJ/cm$^2$ 的器件密度、高效布线以及谐振网络上的交流配电。这些材料可扩展至 28nm 光刻之外，并与标准高温 CMOS 工艺兼容。我们报道了临界尺寸为 50nm 的双金属层 NbTiN 导线的初步结果。采用 193i 光刻和 50nm 临界尺寸的半 ascend 导线与通孔工艺模块在 300mm 晶圆上显示出 1%=1s 的截面均匀性、12.5K 的临界温度以及 4.2K 下 0.1mA 的临界电流。我们还提出了一种由 NbTiN 导线和 HZO MIM 电容实现的谐振交流配电网络的新设计。该设计匹配器件密度并提供 30 GHz 时钟，估计效率高达 90%。最后，对图案化 NbTiN 接地平面的磁成像显示出低本征缺陷密度以及在 20 $\mu$m x 20 $\mu$m 网格上间隔 0.5 mm 的孔中一致的涡旋俘获。