利用 0 与 $\pi$ 约瑟夫森结的高密度超导逻辑电路
超导电性
2024-02-15 v1
摘要
超导电子学（SCE）是一种快速且高能效的技术，在克服传统 CMOS 电子学的缩放极限方面具有巨大潜力。然而，当今 SCE 面临的主要挑战在于其集成度，落后 CMOS 电路数个数量级。在本研究中，我们创新并仿真了一类基于 0 与 约瑟夫森结中相移原理的新型逻辑族。快速相逻辑（FPL）通过结合半磁通与相逻辑，免除了对大电感环和分流电阻的需求。因此，约瑟夫森结（JJ）面积成为唯一限制集成密度的因素。以此范式设计的单元速度快，时钟到 Q 延迟约为 4ps，同时保持超过 50% 的参数容限。该逻辑能效高，可使 SCE 芯片的集成度至少提升 100。
引用
@article{arxiv.2308.12474,
title = {High-Density Superconductive Logic Circuits Utilizing 0 and $\pi$ Josephson Junctions},
author = {Sasan Razmkhah and Massoud Pedram},
journal= {arXiv preprint arXiv:2308.12474},
year = {2024}
}
备注
9 pages, 16 figures