基于约瑟夫森结的超导随机存取存储器的超大规模集成

我们设计、制备并成功演示了功能密度高达 $1 Mbit/cm^2$ 的涡旋跃迁 (VT) 存储单元阵列。这一进展归功于麻省理工学院林肯实验室在设计与优化以及超导电子学制备方面的最新进展。作为起点，我们为 100-${\mu}A/{\mu}m^2$ MIT LL 制备工艺 SFQ5ee（具有 8 层铌）开发了一个 VT 单元演示阵列。所研究的具有双结非破坏读出的双结存储单元占据 $168 {\mu}m^2$，实现了超过 $0.5 Mbit/cm^2$ 的功能密度。随后，我们通过采用临界电流密度 $J_c$ 为 $600 {\mu}A/{\mu}m^2$ 的自分流约瑟夫森结 (JJs) 并去除分流电阻，将单元面积缩小至 $99 {\mu}m^2$（对应于超过 $0.9 Mbit/cm^2$ 的功能密度）。所制备的高-$J_c$ 存储单元完全可工作，并具有较宽的读/写电流容限，非常接近理论预测值。我们讨论了进一步提高超导存储与逻辑电路集成规模的方法：a) 利用软磁材料使超导变压器微型化；b) 利用类似于变厚度桥的平面高-$J_c$ 结来减小 JJ 面积。