用于超导 VLSI 电路的深亚微米柱状过孔技术
超导电性
2014-08-26 v1
摘要
开发了一种制造工艺，用于在 200 毫米晶圆上制造具有 8 层和 10 层超导层的超导超大规模集成 (VLSI) 电路的全平面化 Nb 基层间连接（过孔），其最小尺寸可达 250 nm。该技术不使用单一的 Nb 布线层，而是利用 Nb/Al/Nb 三层结构作为每个布线层，以形成 Nb 柱（柱状过孔），从而提供垂直连接，连接在三层结构底层刻蚀的导线与下一层同样沉积为 Nb/Al/Nb 三层结构的布线层。通过减小相对于目前使用的超导层间刻蚀接触孔的互连面积，并实现堆叠过孔的使用，该技术使得超导数字电路的密度得以显著增加。本文展示了在正常态和超导态下，尺寸接近 248-nm 光刻分辨率极限的 Nb 柱状过孔的制造结果及其电性能的尺寸依赖性。所制造的柱状过孔中的超导临界电流密度约为 0.3 A/{\mu}m2，接近 Nb 薄膜的退配对电流密度。
引用
@article{arxiv.1309.7505,
title = {Deep Sub-Micron Stud-Via Technology for Superconductor VLSI Circuits},
author = {Sergey K. Tolpygo and V. Bolkhovsky and T. Weir and L. Johnson and W. D. Oliver and M. A. Gouker},
journal= {arXiv preprint arXiv:1309.7505},
year = {2014}
}
备注
13 pages, 11 figures, 24 references. Presented on September 16, 2013 at the 11th European Conference on Applied Superconductivity EUCAS 2013, 15-19 September 2013, Genoa, Italy