基于势阱的纳米级 FDSOI MOSFET 使用掺杂硅槽的洞察——基于仿真与器件物理的研究：第一部分：理论与方法
应用物理
2020-07-07 v1
摘要
本文报道了一种在 FDSOI MOSFET 的源极和漏极下方具有掺杂硅区域（槽）的新型平面器件，栅长为 20 nm。这些掺杂硅区域在 FDSOI MOSFET 的源区和漏区中形成势阱（PW），因此该器件被称为基于势阱的 FDSOI MOSFET（PWFDSOI MOSFET）。对 PWFDSOI MOSFET 的仿真与器件物理研究表明，器件的关态电流降低了数个数量级。在栅长 20 nm 的 PWFDSOI MOSFET 中，实现了 22 pA/um 的低关态电流、1.5 x 10^7 的高开态/关态电流比以及 76 mV/decade 的亚阈值摆幅。该研究在未应变硅沟道器件上进行。
引用
@article{arxiv.2007.02270,
title = {Insight into Potential Well Based Nanoscale FDSOI MOSFET Using Doped Silicon Tubs- A Simulation and Device Physics Based Study: Part I: Theory and Methodology},
author = {Shruti Mehrotra and S. Qureshi},
journal= {arXiv preprint arXiv:2007.02270},
year = {2020}
}