垂直GaN器件栅沟槽模块的探索
应用物理
2021-04-08 v2
摘要
本工作的目的在于从栅沟槽刻蚀表面清洗工艺、栅介质厚度以及p-GaN层镁浓度方面，呈现面向垂直GaN器件的栅沟槽模块的优化。该分析通过比较在栅沟槽表面清洗工艺、栅介质厚度与体层掺杂上有所差异的器件的主要直流参数来进行。基于实验结果，我们报告：(i) 栅沟槽刻蚀GaN表面的良好清洗是提升器件性能的关键因素，(ii) >35 nm SiO2的栅介质使直流特性分布变窄，(iii) 降低体层p型掺杂可改善导通电阻（RON）。进一步进行了栅电容测量以确认结果。报告了正、负栅偏压下介质俘获/去俘获机制的假设。
引用
@article{arxiv.2104.00939,
title = {Exploration of Gate Trench Module for Vertical GaN devices},
author = {M. Ruzzarin and K. Geens and M. Borga and H. Liang and S. You and B. Bakeroot and S. Decoutere and C. De Santi and A. Neviani and M. Meneghini and G. Meneghesso and E. Zanoni},
journal= {arXiv preprint arXiv:2104.00939},
year = {2021}
}
备注
5 pages, 10 figures, submitted to Microelectronics Reliability (Special Issue: 31st European Symposium on Reliability of Electron Devices, Failure Physics and Analysis, ESREF 2020)