基于分布式算法的FIR滤波器硬件架构优化灵活设计
硬件体系结构
2014-03-19 v1
摘要
FIR滤波器用于许多性能/功耗关键的应用，如移动通信设备、模数转换器和数字信号处理应用。适当FIR滤波器的设计通常会导致滤波器阶数增加。合成和流片具有合理延迟、面积和功率的高阶FIR滤波器已成为硬件设计师的重要挑战。在许多情况下，高阶滤波器的复杂性导致无法满足总设计约束。本文提出了一种高效的基于分布式算法（DA）的FIR滤波器硬件架构。该架构基于查找表（LUT）和压缩器的优化组合。通过一组动态规划优化算法获得优化的系统级解决方案。实验表明，与先前优化的DA架构结构相比，所提出的设计将延迟成本降低了16%-62.5%。
引用
@article{arxiv.1403.4554,
title = {A Flexible Design for Optimization of Hardware Architecture in Distributed Arithmetic based FIR Filters},
author = {Fazel Sharifi and Saba Amanollahi and Mohammad Amin Taherkhani and Omid Hashemipour},
journal= {arXiv preprint arXiv:1403.4554},
year = {2014}
}