用于可综合异步 FIR 滤波器设计的改进微流水线架构
硬件体系结构
2016-03-16 v1
摘要
使用异步设计方法构建数字信号处理(digital signal processing, DSP)系统是一个快速发展的研究领域，其驱动力来自广泛的新兴能量受限应用，如无线传感器网络、便携式医疗设备和脑植入物。异步设计技术允许构建由样本驱动的系统，这意味着它们仅在处理数据时耗散动态能量，否则空闲。异步设计相对于传统同步电路的这一固有优势使其具有高能效。然而，异步系统的实现流程仍然困难，因为它缺乏与工业标准同步设计工具和建模语言的兼容性。本文设计了一种用于有限冲激响应(finite impulse response, FIR)滤波器的新型异步设计，FIR 滤波器是 DSP 系统的基本构建模块，该设计可综合且适合使用常规同步系统设计流程和工具实现。所提出的设计基于改进版的微流水线(micropipline)架构，并采用四相捆绑数据协议构建。所提出滤波器的硬件原型已在 FPGA 上开发并系统验证。结果证明了该新颖设计的正确功能以及相对于同步 FIR 实现的优越性能。本工作的发现将使 DSP 设计人员更广泛地采用异步电路，以利用其能效和性能优势。
引用
@article{arxiv.1603.04627,
title = {Modified Micropipline Architecture for Synthesizable Asynchronous FIR Filter Design},
author = {Basel Halak and Hsien-Chih Chiu},
journal= {arXiv preprint arXiv:1603.04627},
year = {2016}
}
备注
in International Journal of VLSI Design & Communication Systems 2016